标签：posedge

Verilog入门：这些基本语法常识你懂了吗？

前言 很多刚入门的小伙伴都会对Verilog的语法感到困惑，比如寄存器的定义、敏感信号的用法等等。今天，我就来和大家聊聊这些基础知识，希望能帮助到正在学习Verilog的你。 常识 以下是一个Verilog程序的例子： reg [7:...